This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01175311 A

COPYRIGHT: (C)1989,JPO&Japio

(43) Date of publication of application: 11 . 07 . 89

(51) Int. CI

H03H 17/02

(21) Application number: 62332396

(71) Applicant:

SONY CORP

(22) Date of filing: 29 . 12 . 87

(72) Inventor:


ROJIYAA RAGADETSUKU


(54) SAMPLING FREQUENCY CONVERTING CIRCUIT

(57) Abstract:

PURPOSE: To simplify a hardware by executing all calculations based on sampling frequencies and converting an event flag into plural sampling frequencies.

CONSTITUTION: At the time of converting the first digital signal of a sampling frequency fs, into the second digital signal of an arbitrary sampling frequency fs, by using a digital filter 1, the instantaneous time difference between an input and an output sampling times is used as a control quantity for sampling frequency conversion. In the sampling frequency converting circuit, all the calculations are executed based on input sampling frequencies and a relative time difference dt and/or a filter coefficient address is calculated by the sampling frequency conversion of many stages containing a sample to move from plural output sampling frequencies to the input sampling frequencies, an action flag and the F1F0 of an input part aud the output (input) sampling frequencies. They are sampled to use for the plural output (input) frequencies. Thus, the simplified structure can be attained.





⑩ 日本国特許庁(jP)

の特許出願公開

平1-175311 ⑫ 公 開 特 許 公 報 (A)

MIT CI 1

識別記号

庁内整理番号

@公開 平成1年(1989)7月11日

H 03 H 17/02

A - 6903 - 5 J

審査請求 未請求 発明の数 4 (全7頁)

◎発明の名称

砂田 預 サンプリング周波数変換回路

爾 昭62-332396 創特

願 昭62(1987)12月29日 御出

分発 明 人

ロジャー・ラガデツク ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

20代 理 人 弁理士 松隈 秀盛

サンプリング関波数契換回路 発明の名称 特許請求の範囲

- l. ディジタル・フィルタを用いてサンプリング 周被数「s,の第一のディジタル信号を任意のサ ンプリング周波数(sgの第二のディジタル信号 に変換する際に、入力及び出力標本化時点の雑 時時間差をサンプリング周波数変換のための制 御墨として用いるようにしたサンプリング周波 数変後回路において、すべての計算は上記サン プリング傳波数(s.に基づいて実行されるとと もに、イベント・フラッグが複数の上記サンプ リング周波数fs,からサンプリング周波数fs。 へ変換されることを特徴とするサンプリング局 波数変換回路。
- ディジタル・フィルタを用いてサンプリング 周波数(5、の第一のディジタル信号を任意のサ ンプリング周波数157の第二のディジタルは号 に変換する際に、入力及び出力標本化時度の瞬 時時間芸をサンプリング周波数変換のための制

御教として用いるようにしたサンプリング国政 数数数回路において、すべての計算は上記サン プリング周波数(ちんだ石づいて実行されるとと もに、イベント・フラッグが複数の上記サンプ リング周被数(s2からサンプリング周被数(s, へ変換されることを特徴とするサンプリング問 波致变换回路。

- 3. ディジタル・サイルタを用いてサンプリング 周波数(siの第一のディジタル信号を任意のサ ンプリング国波数 fsgの第二のディジタル信号 に変換する際に、入力及び出力標本化齢点の瞬 **時時期差をサンプリング固設数変換のための制** 御量として用いるようにしたサンプリング舞波 数変換固路において、上記時間差及び/又はフ **ょルタ係数アドレスを上記サンプリング因波数** 1s。で計算し、複数の上記サンプリング周波数 ls.でサンプリングすることを作取とするサン プリング周波数要換回路。
- 4. ディジタル・フィルタを用いてサンプリング 周波数 í s, の第一のディジタル信号を任意のサ

特別平1~175311(2)

ンプリング周波数「s,の第二のディング周波数「s,の第二のディング周波数「s,の第二のディング B と サンプリング B と サンプリング B と サンプリング B と 記 サンプリング B と 記 サンプリング B と な 変 換 回 数 数 で よ 記 サンプリング B と な 数 変 換 回 数 数 で り ン グ す る こ と を 详 聞 と す る す ン ブ リング 周 波 数 変 換 回 数 変 換 回 数 変 換 回 数 。

発明の終期な説明

本発明は任意のサンプリング周波数に変換したディッタル信号を得るサンプリング周波数変換回路に関する。

従来アップモード実施を用いた低一段の補間フィルクによる多段サンプリング度被数変換が優宏されている。これは、入力信号は、サンプリング度変数 Fs. すなわち Fs (in) のサンブルによって定復され、これからサンブリング 同波数 Fs. すなわち Fs (out) のサンブルが計算される。第 1 図はそのステップ 1 を示す。また第 2 図はそのステップ 2 を示す。また第 2 図はそのステップ

数が k だけ減少することを示す。また(1) 及び(2) は 夫々ディジタルフィルタであり、(3) はバッファ回 路、(4) はクロック 周被数 F s . 及び F s . が供給され るクロックプロセッサーである。

次に抵価者サンプリング関連数変換フィルタを使用した場合につき説明する。第 6 図はこのアップモードを示し、朝始点は基本的な構成である。

第1段は、十分な邪族外旋旋を有するしチップ

この第4図は単一段の贈問フィルタを伴うてってモード多数サンプリング周波数変換回路を示す。この単一段の補間フィルタを用いた出力サンプルの計算は第5図のように表すことができる。この第4図において「ドはサンプリング間被数が下だけ増加することを示し、「ドはサンプリング周波

オーパーサンプリングフィルタと、単一段補間フィルタと 4 Fs(ont) でのクロック処理と、上述のような開業化したパッファとで構成することができる。

インターフェイスに必要な回路は含まれていない。 全てのインターフェイスを含む外枠で囲るされた回路は、低倍率回路を含じての場合も同様な方とが使える。 博聞フィルタとそのマイクロバックとが使える。 博聞フィルタと 低低格グウンモード 変換器 または切り換え可能な変換器は簡単に実施さる。

第 7 図は次の政権の商業化したバッファ 単一政権間を示す。第 7 図において(13) はマイクロバッファ、(14) はROMである。単一数のアップモードでは次の点で有利である。

比単の計算では2 敗のもので、1 つの出力に10 回の発達が必要なのに対し、単一段では大体 4 回てよい。また、メモリ制御においては、2 回必要な二項使用変数の操作が1 回で済む。係数ワード

長の点でも有利であり、内部ワード長においては 内部変数がない。メモリーサイズは1バッファセ ルのみである。

福間器とバッファは、クロックプロセッサに制御される1つのユニットとして設計しなければならない。最も有効なのは、非常に少ないインストラクションセットしか特だないマイクロエンジンとしてのアプローチであろう。上述したように、4FS 処理を基にして時間差の概念が有効な設計の健である。

ナップモードで使われる泉菓器は、16×20ビットであり、出力フード長(16ビット学)で切り指 てるアチュミュレータを有する。

また、ダウンモードでも単一段 補間器 - パッファは非常に有効である。 ナップモードでセットしたのと同じ係数が使え、メモリーサイズも最小となる。この場合も 4 Fs 量を延にした時期差の概念が有効な設計の鍵である。

ダカンモードに使われる乗算器は未だ定数され ていない。検討用モデルを決め、使ってみなけれ

はならない。 最大監は確かに20×20ビットである。 また、16ピットダイジタルオーディオ用サンプ リング周波数増加フィルクは2-35サンブルの時 間架像力がなければならない。も倍のオーバーサ ンプリングの後、88の増加が更に必要となる。 4 倍のオーバーサンプリングの後サンプリング周 遊数が64増加するフィルタは 256 (ピット) 艮で .ある。係数の機関または直接合成により、16 K 物 加用フィルタが計算される。その最さは256×8 K /64甲ち32Kである。32ビットの係数を単に記憶 するのに全部で1Mピットの容量が必要である。 これはマスクプログラマブルROM(129×3ビッ ト) 1つで実施できる。20ピットのワード長で十 分である。 2 Mビットの容型を持ち(256 K× 8 ビ ット)、解像力が改善されたROMでも可能であ る。構数の対称のためにメモリーサイズを減少す ることができる。16ピットを越える解像力に対し ては、係数を記憶せずに他間によって最終係数を 針葉するのがよい。

現存のサンプリング掲波数変換回路は入力につ

ながれたクロックでサンプリング周波数を増加し、 1つの周波数で超をパッファに供給する。色はパッファから別の周波数で花み出され、最終的ながに 間は出力サンプリング周波数につながれたクロックで行われる。含い終えれば、正確な出力時間に 属する出力サンプルは正確にその同一時間に計算 される。これは単なる原理であって、必要ではない。別のタイミングを選択すれば、もっと次く 施できるかもしれない。

第8 図は従来の原理を示し、出力タイムグリッドで計算するようにしたものである。この原理に対応した実施例を集9 図に示す。この知9 図はアップモードの多段 サンプリング 圏 波数変換器である。この第9 図例で使用されたバッファメモリは 演進であり 両側で独立してそれら自身の周波数で動作が可能である。

全処理を入力解か出力側に移し、中間バッファ をなくしてしまうことは有益である。このような 場合、出力信号は正確に計算されるが、不規則な 時期間隔で入力タイミンググリッドに発生される。 述って、出力サンブルは、例えばTBCのような 8[FOで正確に出力サンプリング時間に合わせなければならない。

より間単な型のパッファメモリーやメモリー制御によって、FIFOパッファとして実施される別の みなの可振である。

先ず最初に、FIFOの入力/出力バッファを使った全く新しい構成を様々な系で紹介する。これを実際に振り入れてもほとんど利点がない。次により簡単な中間バッファを使った構成を紹介する。これは低価格サンブリングレート変換に対する最良の解決法であろう。

以下、本発明によるサンプリング周波数変換回 路の実施例につき説明する。

中間バッファを使わずに入力または出力にのみバッファを使うことによってサンプリング周波数変換回路を作ることは可能である。この原理を出力バッファを用いたアップモード変換について説明する。その他の例は後述する。

入力タイミングを募にして出力サンブルを計算

特閒平1-175311(4)

するための新しい原理を時期を軸にとって無2個に示す。これはいくつかの選択できる例の内の1つにすぎないことに注意する。

簡単な実施例では、出力F1F0を用い、更に2Fs(in)のようにサンプリング周皮数が非常に高い最終フィルタ段を設ける。必要な出力は時として2Fs(in) クイムグリッドに現れ、そしてF1F0に入力される。これはFs(out)で読み出される。この実際例は2倍の計算生の計算回路を必要とする。

この本例の原理は第11 図に示すかく入力タイムグリッドを基に相対時間差を計算する時にのみ作動する。 従来の相対時間差の計算は出力サンプリング周波数で行われるが、これは前述のように十分力で5 (out) のを測定し、2 Fs (in) のように十分高い周波数でサンプリングすることにより、何の不利や回路の複雑化を伴わずに入力側に移すことができる。

この第11 図は本例のアップモード多段サンプリング周波数変換回路を示す。

更に効果的なアップ変換の方法は、F5(in) か

ら下s (out) まで入力パッファを描いることである。サンプリング周波及が高くなってもサンブルが失われることはないが、サンプリング時間下s (out) でサンプリングが行われないことがある。 固定比率のサンブル比増加は下s (out) を若に行え、削速のように正確な補間が可能である。クロック処理のタイミングは不変であるが、サンブの関政数地加用フィルタはパースト状態で作動しなければならなく、クロック周波数は下s (in) から下s (out) に高くなる。

第12 図は平均をとり蓄倒するために触税的に Ts(out) q を創定し、 2 Ts(in) のクイミングに 入力する図を示す。

第13 図は本例によるアップモード多段サンブリング環被数度換回路の入力FIFOを用いた出力に同期した補間処理を行った例を示し、従来の出力側クロック処理が使え、計算比率は2 倍に増加しない。これに相当する破成は、第14 図に示す如く、先ず2 Fs,を使ってオーバーサンブリングを行うバッファを用いて、ダウンモード変換に対しても

適用できる。

第14回は、本例によるダウンモード多段サンプリング周波数要換回路の例を示す。

また第15 関は出力バッファを用いて本例によるグウンモードの多段サンブリング周波数変換回路を示す。

尚本発明は上述実施例に張ることなく本発明の 要旨を包脱することなくその値様々の構成が取り 得ることは勿論である。

図面の簡単な説明

(1)及び図は失々ディジタルフィルタ、(3)はバッファ回路、例はクロックプロセッチである。


代理人 伊雄 貞


如 委 請 好 同

ويواجها والمراوي والمراوم والمراوية والمواجع والمواجع والمراوع والمراوع والمراوع


r order kang tradition to discretize and a confirmation of the confirmation of the confirmation of the confirmation of

特別平1-175311(5)







কঃ 4 🗵




šī 5 🗵





図

凞



特開平1-175311(7)

